芯片小白零基础初学芯片瞎想，两周瞎想出CPU
（原标题：芯片小白零基础初学芯片瞎想，两周瞎想出CPU）
要是您但愿不错时时碰面，接待标星储藏哦~
据Tomshardware报说念，一位名为Adam Majmuda软件工程师最近在X平台上共享了他在“莫得任何教育”的情况下，只用了两周内就重新开动瞎想 CPU 的教育。
在这段片霎的时代内，Adam宣称他也曾了解了芯片架构的基础学问，给与了芯片制造的细节，并使用EDA 器具准备了他的第一个竣工芯片布局。他的“speed-running the chip stack”任务清单中的下一步是重新开动瞎想 GPU，接下来他将把这个瞎想流片出来。
这位初出茅屋的芯片瞎想师自称是一家 web3 开辟公司的首创工程师之一，概述了他迄今为止在探索中所禁受的身手。不才文中，咱们列出了他迄今为止已完成的身手：
1.
学习芯片架构的基础学问——潜入的瓦解是重要的基础；
2.
学习芯片制造的基础学问——材料、晶圆制备、图案化和封装；
3.
通过逐层制作 CMOS 晶体管开动电子瞎想自动化；
4.
用 Verilog 创建我的第一个竣工电路——“我第一次使用软件对硬件进行编程的教育。”；
5.
为我的电路实施仿真和形态考据；
6.
瞎想我的第一个竣工芯片布局 - 使用 OpenLane（一种开源 EDA 器具）进行瞎想和优化；
正如前文所说，Majmudar 现在濒临的迫切一步是重新开动瞎想 GPU。他知说念这将是一项繁重的任务。他同期承认，经过初步打听，这比意想的要清贫。这位初出茅屋的芯片瞎想师解释说，根底莫得用于构建 GPU 的在线学习资源。“由于 GPU 公司齐试图保守相互的秘要，因此大多数 GPU 架构数据齐是专有且闭源的，”该工程师发现。
尽管存在这一险峻，Majmudar 示意，大型 GPU 制造商的守密性使得该样子的这一部分对他来说愈加意思意思。Majmudar强调，Anthropic 的 Claude Opus AI 器具在 GPU 瞎想阶段极度有用。
“我一直向 Claude 建议每个单位必须如何责任的主义，然后它将以某种方式提醒我找到正确的实施要领，然后我不错通过开源存储库进行证据，”该工程师解释说念。关联词，他不雅察到，“要是我公开搜索一些内容，什么也莫得出现，这解说了实施细节的荫藏进程。”
仅用了两周傍边的时代就完成了清单中的五分之三任务，上述关联 GPU 的担忧可能会让读者哀吊 Majmudar 可能碰到了险峻，致使是难以逾越的墙。但事实似乎并非如斯，因为他乐不雅地展望他的 GPU 瞎想将在“将来几天内”完成，而况会发送精简版块进行流片。
底下，咱们来看一下这个0基础的东说念主是怎么学习芯片瞎想的。
制定的初步筹谋
以下是Adam Majmuda筹谋如何加速芯片瞎想和制造的通盘学习过程（接待行家建议建议）
1.
开动准备
转头电路物理 - （半导体、p-n、结、二极管、电容器）
转头狡计机系统 - （晶体管、门、组合逻辑、限定逻辑、存储器、ALU、CPU 和冯·诺依曼架构、机器话语、汇编、C）
2.
芯片制造 - 芯片骨子上是如何制造的？
阅读微芯片制造 （Microchip Fabrication，作家：Peter Van Zant，一册半导体加工制造的科普竹素）
测试：从新不雅看 @szeloof 芯片制造视频，一切齐应该挑升想真谛，而况应该或者解释它
了解ASML机器的发展
深入了解 EUV 的责任旨趣
3.
架构 - 现在芯片中使用的主要芯片瞎想是什么？
了解 x86 与 ARM 与 RISC-V
深入学习RISC-V（芯片流片将使用RISC-V CPU）
4.
电子瞎想自动化 -
您如何瞎想和考据要送去制造的我方的芯片？
学习一个博主的从零开动瞎想芯片的课程（学习芯片瞎想、考据等）
使用 Verilog/OpenLANE/Caravel 瞎想和测试我我方的 RISC-V ASIC - 现在我正在探究制作一个最小的 GPU 或沟通器加速器，但对任何主义齐持灵通气派
将芯片瞎想提交到TinyTapeout
5.
ASIC - 不同业业使用哪些特定行使芯片？
它们是如何责任的？
AI 加速器 - Untether、Tenstorrent、Etched、Groq
电信 - 荟萃交换机、路由器、网卡等
汽车 - 发动机禁止单位 （ECU）、高等驾驶赞成系统 （ADAS） 等
Finance - 用于高频往还的 FPGA
6.
期间卓绝 - 在畴昔的几十年里，
芯片行业的期间泄漏如何？
导致摩尔定律的卓绝
NVIDIA GPU 的卓绝
台积电制造工艺的卓绝泄漏
7.
工业与生意 -
塑造现在芯片行业的主导力量是什么？
阅读芯片干戈
了解 CHIPS 法案和地缘政事
了解芯片产业价值链各枢纽（IP核、EDA、晶圆厂缔造、无晶圆厂芯片公司、集成器件厂商、芯片代工场、OSAT）的业务
8.
契机 - 这个边界的紧要契机是什么？
大公司有哪些紧要机遇？
合适年青创业者的迫切契机边界有哪些？
风险投资的大赌注将在何处？
哪些公司仍然是好的投资？
身手一：学习芯片架构的基础学问
我起程点学习了芯片如何从二进制到C的责任，这部分很重要。为了瞎想芯片，您需要对统共架构基础学问有潜入的了解，因为您需要束缚贬责逻辑、门、存储器等。
我稽查了通盘堆栈：
二进制 - 使用电压对数据进行编码
晶体管 - 使用半导体创建数字开关
CMOS - 使用晶体管构建首款节能逆变器
门 - 使用晶体管狡计更高等别的布尔逻辑
组合逻辑 - 使用门构建布尔逻辑电路
限定逻辑 - 使用组合逻辑经久化数据
内存 - 使用限定逻辑为数据创建存储系统
CPU - 聚会内存和组合逻辑来创建冯·诺依曼架构，这是图灵完备的第一步（忽略内存敛迹）
机器话语 - 范例存储器中的提醒如何映射以禁止 CPU 上的信号
范例集 - 范例集如何平直映射到 CPU
C - C 如何编译成汇编话语，然后编译成机器话语
我有软件布景，充分了解这些层之间的讨论，为我解锁了许多直观。
身手二：学习芯片制造的基础学问
接下来，我了解了晶体管的骨子制造方式。
芯片瞎想器具齐是围绕特定的制造工艺（称为工艺节点）构建的，是以我需要了解这少许智商十足掌持芯片瞎想过程。
我专注于学习：
材料 - 半导体制造需要纷乱的材料，包括半导体、蚀刻剂、溶剂等，每种材料齐有特定的品性，值得使用。
晶圆制备 - 制造具有多晶硅晶体的硅晶圆，并在其上“助长”二氧化硅层
图案化 - 使用分层（氧化/层千里积/金属化）、光刻和蚀刻在芯片上创建骨子晶体管图案的 10 步工艺
封装 - 将芯片封装在保护盖中，以退守损坏、创建 I/O 接口、匡助散热等。
浑浊 - 意思意思的是，跟着晶体管尺寸的减小，浑浊禁止的焦点有多大/它变得何等迫切
在这些主题中，有许多深度需要深入商议，制程的每个部分齐有许多不同的要领，天创配资每种要领齐使用不同的材料和机器。我更专注于平淡了解制程的迫切部分。
这里最迫切的直观是，芯片是通过界说不同层的布局来出产的。这些层的瞎想是芯片瞎想 （EDA） 过程的输出。
身手三：通过逐层制作 CMOS 晶体管
开动电子瞎想自动化
CMOS晶体管是使数字狡计腾飞的基本结构，因为它具有私有的动力后果
手动绘画CMOS的每一层，使晶体管的瞎想愈加败露。
在狡计机体捆绑构中，对晶体管的常看法释骨子上过于绵薄化，而逐层瞎想骨子的晶体管迫使我更多地商议骨子的杀青细节。
稽查单个nMOS晶体管的电压和电流图（右图）与等效图的相比，也使CMOS的功率后果擢升愈加明显。
不才图中，每种不同的颜料齐指定了不同的层，每层齐由不同的材料/离子/等制成，并在制造过程的不同身手中创建 - 举例，红色多晶硅层是顶部nMOS和底部pMOS晶体管的骨子GATE，浅蓝色metal 1层是输入和输出的骨子连结。
身手四：在Verilog中创建第一个竣工电路
这部分对我来说是一个很酷的解锁，我第一次使用软件对硬件进行编程。我使用硬件描画话语 （HDL） Verilog 制作了我的第一个电路。
我制作了一个 RGB 混频器电路（mixer circuit），将来自 3 个旋转拨盘的信号（rotating dials ）沟通为 3 个 LED 的脉冲。
您不错使用HDL来指定单个门，但极度感谢大多数晶圆代工场齐提供程序单位库供客户使用。
程序单位仅仅常见用途的晶体管陈列（如 AND gate），它针对后果进行了纷乱优化，并专为特定的代工场制造工艺而瞎想。
这些程序单位库险些包含大多数瞎想骨子需要的统共逻辑单位，因此您无需过多地怜惜 gate level。
我使用 Skywater 130nm 工艺节点的程序单位库创建了这个电路（来自一家名为 Skywater 的代工场的特定制造工艺）。
我知说念代码大多是无须的，但我想把它包括给任何风趣的东说念主。时序图骄慢 3 个不同的旋钮被迫弹，相应的 LED 被掀开。
身手5：为电路杀青仿真和形态考据
由于硬件中的失误老本远远高于软件（因为一朝你的瞎想被制造出来，你就无法转变东西），使用平淡的测试和形态考据是瞎想过程的重要部分。
在通盘 EDA 过程中，您不错使用：
静态定时期析 - 确保莫得由于信号在电路中传播而产生的时序很是；
有界模子查验和 k 感应 （Bounded model checking & k-induction）- 确保您的瞎想不行能干预某些无效情景
您还需要确保电路或者干预特定的有用情景
我实施了统共这些身手，以认真考据我的RGB混频器电路和其他瞎想是否有用（发生正确的预期情景沟通）
身手六：瞎想我的第一个竣工芯片布局
这是迄今为止最酷的部分。我使用 OpenLane（一种开源 EDA 器具）对我的瞎想实行通盘笼统、优化和布局过程，并建议了一个竣工的芯片瞎想。
仅仅看到我的Verilog代码酿成了骨子的芯片布局，而况或者干预并捉弄统共层并点击干预每个门，这的确一个病态的解锁。
OpenLane 过程贬责以下统共内容：
仿真 - 运行仿真以考据您的瞎想是否通过了统共测试用例
笼统 - 将 HDL 沟通为骄慢瞎想中统共栅极之间连结的网表
优化 - 优化瞎想的面积、性能和功耗
布局 - 在物理芯片上嘱托统共程序单位
接线 - 通过正确的接线将统共组件连结在一齐
考据 - 对最终瞎想进行形态考据
GDS - 创建最终输出文献，称为 GDS2 文献，用于指定要发送到晶圆代工场进行流片的委果层
在EDA器具：
我不错放大并稽查单个cell和晶体管
我不错有采选地荫藏不同的金属层，以了解统共东西是如何连结的
我不错在我的瞎想中稽查能量密度、组件密度等
身手七：重新开动逆向工程和瞎想 GPU
我的样子的领先筹画是构建一个最小的 GPU。我没挑升志到这将有多难。我的祈望是，构建 GPU 将肖似于构建 CPU，在线上有纷乱学习资源来弄了了如何作念到这少许。
然则我错了。
由于 GPU 公司齐试图相互守密，因此大多数 GPU 架构数据齐是专有和闭源的。
NVIDIA 和 AMD 发布了高等架构概述，但十足莫得纪录其 GPU 如安在初级别责任的统共细节。这让我的事情变得更意思意思了——我基本上有一些高等架构文档+一些开源 GPU 瞎想的尝试，以及对于 GPU 架构的大家学习资源为零。
从这少许开动，我一直在尝试字据我所知说念的 GPU 架构的责任方式 + 必须是真确的内容，对 GPU 架构如何责任的细节进行逆向工程（固然在更绵薄的层面上）。
Claude Opus 在这里提供了宏大的匡助——我一直在向 Claude 建议我的主义，即每个单位必须如何责任，然后以某种方式（通过从它所知说念的忖度，或对专稀有据的进修）它将提醒我走向正确的杀青要领，然后我不错去用开源存储库证据 关联词，要是我公开搜索一些东西， 莫得骄慢任何内容，这解说了杀青细节的荫藏进程。
是以知说念现在，我仍在构建一个最小的 GPU 瞎想。我还将纪录一切是如何运作的，并发布一篇对于它的帖子，以便其他任何风趣的东说念主齐能更了了地了解它。
这将在将来几天内发货，而况可能会发送一个精简版块，以便在 Skywater 130nm 工艺节点崇高片。
对这个样子感到极度本旨！后续，咱们也会怜惜这个最终共享。
https://www.tomshardware.com/pc-components/cpus/engineer-creates-cpu-from-scratch-in-two-weeks-begins-work-on-gpus
点这里加怜惜，锁定更多原创内容
*免责声明：本文由作家原创。著述内容系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或复旧，要是有任何异议，接待讨论半导体行业不雅察。
今天是《半导体行业不雅察》为您共享的第3734期内容，接待怜惜。
『半导体第一垂直媒体』
及时 专科 原创 深度
公众号ID：icbank
可爱咱们的内容就点“在看”共享给小伙伴哦
